Sync Buck Converter with Paralling device
목적: 개별 소자 당 전력 손실 해석
Power loss
1) Switching loss
: Hard switching 동작에 따라 매 주기 마다 스위칭 과도기간동안 손실 발생
2) Conduction loss
: 전력 반도체의 on-resistance에 따라 I^2 * R_on의 손실 발생
계산 방법
한 주기에 대해 순시전력을 평균값을 구함

1) Power stage
6-paralling SiC sync. Buck converter
: Parasitic inductance 반영(Ansys Q3D, EmCos studio)
2) Gate driver
D=0.5, fsw = 100[kHz], dead time = 200[ns]
3) Calculator
순시전력: 개별 die의 Vgs, id를 센싱 받아 p(t)=Vgs & id 계산
4) Reset Pulse
한 주기 시작 직전 적분기 reset
5) SAM(Sample and Hold)
Reset 직전 적분기 값 유지

Simulation condition: Loss (Vin : 400V / Vout : 200V / fsw : 100kHz / Pout : 2kW)

시뮬레이션 회로

개별 die당 한 주기 평균 손실

'Power Electronics' 카테고리의 다른 글
| Power Semiconductor Switch 2 (0) | 2024.10.14 |
|---|---|
| Root mean square of various waveforms (0) | 2024.10.13 |
| Power Semiconductor Switch 1 (0) | 2024.10.13 |
| Complementary Switching Operation (0) | 2024.10.13 |
| PF, THD, DF, DPF (0) | 2024.10.13 |